



Attorney Docket No. 1573.1010

N THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Koichi ITO, et al.

Application No.: 10/028,265

Group Art Unit:

Filed: December 28, 2001

Examiner:

For:

ENCRYPTION SECURED AGAINST DPA

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No. 2001-178407

Filed: June 13, 2001

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: <u>January 18, 2002</u>

By:

Registration No. 22,010

700 11th Street, N.W., Ste. 500 Washington, D.C. 20001 (202) 434-1500





日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 6月13日


出願番号

Application Number:


特願2001-178407

出 願 人 Applicant(s):

富士通株式会社




CERTIFIED COPY OF PRIORITY DOCUMENT



2001年12月14日

特許庁長官 Commissioner, Japan Patent Office





特2001-178407

【書類名】

特許願

【整理番号】

0195156

【提出日】

平成13年 6月13日

【あて先】

特許庁長官 殿

【国際特許分類】

G09C 1/00

【発明の名称】

DPAに対して安全な暗号化

【請求項の数】

6

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

伊藤 孝一

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

武仲 正彦

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

鳥居 直哉

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100062993

【弁理士】

【氏名又は名称】

田中 浩

【連絡先】

電 話 078-911-9111

FAX 078-911-9227

【選任した代理人】

【識別番号】 100090310

【弁理士】

【氏名又は名称】 木村 正俊

【選任した代理人】

【識別番号】

100105360

【弁理士】

【氏名又は名称】 川上 光治

【手数料の表示】

【予納台帳番号】

054058

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0013576

【プルーフの要否】

【書類名】 明細書

【発明の名称】 DPAに対して安全な暗号化

【特許請求の範囲】

【請求項1】 排他的論理和手段および非線形変換手段を有する暗号化装置であって、

乱数を発生する乱数発生手段と、 q 個 (q は整数) の固定値と、前記乱数に従って前記 q 個の固定値の中の 1 つを選択する第 1 の選択器と、を具え、

前記排他的論理和手段は、前記選択された固定値と鍵の排他的論理和と前記排 他的論理和手段の入力の排他的論理和をとるものであること、

を特徴とする、暗号化装置。

【請求項2】 排他的論理和手段および非線形変換手段を有する暗号化装置であって、

乱数を発生する乱数発生手段と、 q 組 (q は整数) のマスクされた固定テーブルと、前記乱数に従って前記 q 組の固定テーブルの中の 1 組を選択する選択器と、を具え、

前記非線形変換手段は、前記選択された1組の固定テーブルに従って入力を非 線形変換するものであること、

を特徴とする、暗号化装置。

【請求項3】 乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、を具え、

前記複数の暗号化部の各々は、排他的論理和手段および非線形変換手段を含む ものであること、

を特徴とする、暗号化装置。

【請求項4】 乱数を発生する乱数発生手段と複数の暗号化段とを具えた暗号化装置であって、

前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1 の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されて

おり、

前記非線形変換手段は、q個(qは整数)の固定値と、前記乱数に従って前記 q個の固定値の中の1つを選択する選択器と、前記選択された固定値と鍵の排他 的論理和と入力の排他的論理和をとる別の排他的論理和手段と、を有するもので あること、

を特徴とする、暗号化装置。

【請求項5】 乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、を具え、

前記複数の暗号化部の各々は複数の暗号化段を有し、

前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1 の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されて いるものであること、

特徴とする、暗号化装置。

【請求項6】 暗号化装置において用いられるプログラムであって、

乱数に従って複数の暗号化手順の中の1つを選択するステップと、前記選択された暗号化手順に従って、入力値を暗号化して出力するステップと、を実行させ

前記暗号化するステップは、固定値と鍵の排他的論理和と入力値の排他的論理 和をとるステップと、1組の固定テーブルに従って入力値を非線形変換するステップと、を含むものであること、

を特徴とする、プログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、情報の暗号化の分野に関し、特に電力解析攻撃と呼ばれる暗号解読法に対する暗号のセキュリティ(安全)のための技術に関する。

[0002]

【発明の背景】

暗号方式には一般的に公開鍵暗号方式と共通鍵暗号方式が含まれる。いわゆる 共通鍵暗号方式は、暗号化と復号で同一の秘密鍵(キー)を用いる。この秘密鍵 を送信機側のユーザと受信機側のユーザの間で共有しその他の者に対して秘密に することによって、暗号文が安全に送信できる。図1はスマートカードにおける 共通秘密鍵を用いた暗号化の例を示している。図1において、スマートカードは 、周知の形態で入力の平文(プレインテキスト)をその内部の暗号化処理部にお いて共通秘密鍵を用いて暗号化して出力の暗号文を供給する。

[0003]

暗号解読は、秘密鍵を含めた秘密情報を、暗号文等入手可能な情報から推定する。暗号解読の1つである電力解析攻撃が、Paul Kocher, Joshua Jaffe, and Benjamin Jun, "Differential Power Analysis" in proceedings of Advances in Cryptology-CRYPTO'99, Springer-Verlag, 1999, pp. 388-397に記載されている。この電力解析攻撃は、スマートカード等に搭載された暗号化プロセッサに様々な入力データを与えた時の電力消費データを収集および解析して、暗号プロセッサ内部の鍵情報を推定する。これは、公開鍵暗号と秘密鍵暗号の双方に適用できる。

[0004]

電力解析攻撃には、単純電力解析(以下、SPAという)(Single Power Anallysis)および電力差分攻撃(以下、DPAという)(Differential Power Analysis)が含まれる。SPAは暗号プロセッサにおける単一の電力消費データの特徴から秘密鍵の推定を行う。DPAは相異なる多数の電力消費データの差分を解析することによって秘密鍵の推定を行い、一般的にはDPAの方が強力である。

[0005]

例えばRSA等の公開鍵暗号に対するDPAが、例えば、Thomas S. Messerge s, Ezzy A. Dabbish and Robert H. Sloan "Power Analysis Attacks of Modula r Exponentitiation in Smartcards" Cryptographic Hardware and Embedded Sy stems (CHES' 99), Springer-Verlag, pp. 144-157に記載されている。共通鍵暗号方式の現在の標準のDES (Data Encryption Standards) に対す

るSPAおよびDPAが、Paul Kocher, Joshua Jaffe, and Benjamin Jun," Differential Power Analysis," in proceedings of Advances in Cryptology—CR YPTO'99, Springer-Verlag, 1999, pp. 388—397 に記載されている。共通鍵暗号方式の次世代標準となりうるラインデール(Rijndael)法に対するDPAが、例えば、S. Chari, C. Jutla, J. R. Rao, P. Rohatgi, "An Cautionary Note Regarding Evaluation of AES Candidates on Smart-Cards," Second Advanced Encryption Standard Candidate Conference, March 1999に記載されている。

[0006]

このように、電力解析攻撃の中でもDPAは特に有効な方法として注目されており、様々なDPA暗号解読法が研究されている。一方、DPA暗号解読を防止するための技術も開発されている。

[0007]

DPAを適用可能な共通鍵暗号の通常の典型的な構成を説明する。図2、3および4は、典型的な共通鍵暗号で用いられる処理(operations)である鍵XOR (排他的論理和)、線形変換および非線形変換をそれぞれ示している。

[0008]

図 2 において、鍵 X O R は入力データ X i の 鍵情報 K i との排他的論理和(X O R)の出力 Z i を供給する。(但し、演算 X O R は図面および式では、O と + を合成したシンボルで示されている。)図 3 において、線形変換しは入力データ X i に対する線形変換された出力 Z i = L(X i)を供給する。ここで、任意の x および y について L(x X O R y) = L(x) X O R L(y)である。線形変換には、ビット転置(permutation)および行列演算等がある。図 4 において、非線形変換 W は、入力データ X i を非線形変換して出力 Z i = W(X i)を供給する。ここで、任意の x よび y について W(x X O R y) ≠ W(x) X O R W(y)である。非線形変換は、典型的には非線型変換テーブル S b o x をしばしば用い、入力 X を X = $\{x_{u-1}, \dots, x_1, x_0\}$ (u は自然数)と u 個に分割し、S b o x である w i(i = 0 ~ u)を用いて Z i = w i(x i)を演算し、Z = $\{z_{u-1}, \dots, z_{1}, z_{0}\}$ として結合して出力 Z を 生成する。

[0009]

典型的な共通鍵暗号では、これらの鍵XOR演算、線形変換および非線形変換の3つを適当に組み合わせて各ラウンド関数を構成し、そのようなラウンド関数を順に複数回(ラウンド)繰り返す。

[0010]

DPAによる暗号解読技術を説明する。DPAは、電力消費データの測定の段階と、その電力消費データの差分に基づく鍵の解析の段階とを含んでいる。電力消費データの測定において、相異なる複数の符号のシーケンスを含んだ入力平文をスマートカード等の暗号化器にシリアルに供給して、その暗号化プロセッサによってその入力平文に応答して消費される電力消費の時間変化を例えばオシロスコープ等を用いて測定して、電力消費曲線を得る。図7(A)はそのような電力消費曲線を例示している。相異なる入力平文に対してその測定を行って統計的に充分な数の電力消費曲線を収集する。その測定で得られた複数の電力消費曲線の集合(セット)をGとする。

[0011]

[0012]

【数1】

$$G_0(\mathbf{k}'_i) = \{G \mid \mathbf{z}'_i = \mathbf{w}_i(\mathbf{m}_i \oplus \mathbf{k}'_i)$$
の第 e 桁のピット値=0 } (1)

【数2】

$$G_1(\mathbf{k}') = \{G \mid \mathbf{z}'_i = \mathbf{w}_i(\mathbf{m}_i \oplus \mathbf{k}'_i)$$
の第 e 桁のビット値=1 \} (2)

ここで、eは、自然数であり、e番目のLSBを表している。

次いで、仮定された \mathbf{k}_{i} に対する次の電力消費曲線の差分DG(\mathbf{k}_{i})を作成する。

【数3】

$$DG(k'_i) = (G_i に属する電力消費曲線の平均)$$

$$- (G_o に属する電力消費曲線の平均) (3)$$

[0014]

図7(A)は G_1 に属する電力消費曲線の平均電力消費曲線を例示している。図7(B)は G_0 に属する電力消費曲線の平均電力消費曲線を例示している。仮定された鍵の要素値が真の鍵の要素値と等しく、即ち k_i '= k_i である場合には、図7(A)と(B)の差を表す図7(C)に例示された差分電力消費曲線中にスパイクが現われる。仮定された鍵の要素値が真の鍵の要素値と等しくなく、即ち k_i '≠ k_i である場合には、図7(A)と(B)の差を表す図7(D)に例示された差分電力消費曲線は概ね平坦な曲線となる。従って、仮定した k_i 'に基づいて生成されたスパイクを有する差分電力消費曲線から、鍵 k_i が推定できる。全てのiに対する k_i について差分電力消費曲線を生成することによって、最終的に鍵Kを解読または確定(determine)することができる。

[0015]

次に、 $\mathbf{k_i}' = \mathbf{k_i}$ である場合に、電力差分曲線 D G ($\mathbf{k_i}'$)にスパイクが現れることを説明する。 $\mathbf{k_i}' = \mathbf{k_i}$ である場合、集合 G ($\mathbf{k_i}'$)を式(1) および式(2)に従って部分集合 G O ($\mathbf{k_i}'$)および G $\mathbf{1}$ ($\mathbf{k_i}'$)に分ける

と、仮定した $\mathbf{z_i}' = \mathbf{w_i} (\mathbf{m_i} \mathbf{XORk_i}')$ とこれに対応するプロセッサ内における実際の $\mathbf{z_i} = \mathbf{w_i} (\mathbf{m_i} \mathbf{XORk_i})$ とが全ての $\mathbf{m_i}$ に対して一致するので、 $\mathbf{z_i}$ のハミング・ウェイトHW(Hamming weight)に関して次の式(4)が得られる。ハミング・ウェイトとは或る値をビット値で表現したときのビット値=1の個数である。例えば2進4ビット値(1101)2のハミングウェイトHWは3である。

【数4】

 $(G_1$ に属する \mathbf{z}_i の平均 $\mathbf{H} \mathbf{W}) - (G_0$ に属する \mathbf{z}_i の平均 $\mathbf{H} \mathbf{W}) = 1$ (4)

[0016]

一方、 $\mathbf{k_i}'\neq\mathbf{k_i}$ の場合は、仮定された $\mathbf{z_i}'=\mathbf{w_i}$ ($\mathbf{m_i}$ XOR $\mathbf{k_i}'$)とそれに対応するプロセッサ内における実際のそれぞれの $\mathbf{z_i}=\mathbf{w_i}$ ($\mathbf{m_i}$ XOR $\mathbf{k_i}$)とが無関係なので、仮定された $\mathbf{z_i}'$ に対する式(1)および式(2)に従って全ての $\mathbf{m_i}$ に対する集合G($\mathbf{k_i}'$)を部分集合G₀($\mathbf{k_i}'$)およびG₁($\mathbf{k_i}'$)に分けても、実際のそれぞれの $\mathbf{z_i}$ (即ち $\mathbf{z_i}'$ と仮定された実際の $\mathbf{z_i}$)に対しては2つの部分集合にランダムに分けたことになるので、次の式(5)が成立する。

【数5】

 $(G_1 に属する z_1 の平均HW) = (G_0 に属する z_1 の平均HW) \approx 0$ (5)

[0017]

式(4)が成立する場合は G_0 (k_i ')と G_1 (k_i ')の間でのロード値 z_i の平均ハミング・ウェイトに大きな差が生じるが、式(5)が成立する場合は G_0 (k_i ')と G_1 (k')の間でのロード値 z_i の平均ハミングウェイトに大きな差が生じない。

[0018]

 $z_i = w_i$ (x_i) で示される変換 w_i は、暗号化器内のROMやRAMなどのメモリ上から変換テーブルSboxの出力値 z_i がロード命令によって読み込まれることによって行われる。ロード命令が実行されるとき、ロード値のハミン

グウェイトに比例した電力が消費されるものと考えられている。その考えの妥当性を示す実験結果が、T. S. Messerge, Ezzy A. Dabbish and Robert H.Sloan, "Investigations of Power Attacks on Smartcards" Proceedings of USENIX Workshop on Smartcard Technology, Mar. 1999に記載されている。

[0019]

従って、 k_i '= k_i である場合、式(4)が満たされることで消費電力の差が電力差分曲線上のスパイクという形になって現れるが、式(5)の場合はスパイクが現れず、概ね平坦な曲線となる。DPAは、図4に図3の線形変換Lを挿入した暗号化器にも適用できることが判明している。

[0020]

図8は、図4の暗号化器の前後に2つの線形変換を追加した構成を有する暗号化器を示している。L₁およびL₂をビット転置関数とし、w_iをDESのSboxとすると、図8の構成はDESのF関数と等価になる。DESの仕様については、FIPS 46, "Data encryption standard" Federal Information Processing Standards Publication 46, U.S. Department of Commerce/National Bureau of Standards, National Technical Information Service, Springfield, Virginia, 1977を参照されたい。図8の処理も、図6と同様の処理に変換でき、同様にDPAを適用して鍵Kを推定できる。

[0021]

以上の手法では、非線形変換中のSbox出力に注目してDPAを適用している。さらに、入力m_iと鍵k_iのXORの値(鍵XOR演算の出力)やSboxへの入力値x_iに対してDPAを適用する手法もある。また、或るプロセッサにおいては、隣接ビットモデルによって次の式(6)で表される電力消費がロード値のビットの関数で表現でき、それによってより有効な解析が可能になる場合がM. Akkar, R. Bevan, P. Dischamp, and D. Moyart, "Power Analysis, What Is Now Possible..." Asiacrypt 2000において報告されている。

【数6】

$$V(z) = a' + a_0 z_0 + a_1 z_1 + ... + a_7 z_7 + a_{0,1} z_0 z_1 + a_{1,2} z_1 z_2 + ... + a_{6,7} z_6 z_7$$
 (6)

[0022]

これらの手法によれば、次の場合にDPAによって秘密鍵 K が解読される。図9は、図4の暗号化器における電力消費曲線の測定対象点A、BおよびCを示している。

[0023]

1. 入力Mが既知かつ攻撃者が自由に選択可能即ち制御可能であり、鍵Kが未知の固定値であり、S b o x のw $_i$ の変換が既知の場合。この場合、図9の測定対象点A の所定タイミングにおける(S b o x w $_i$ の出力の)電力消費曲線が測定される。

[0024]

2. 入力Mが既知かつ制御可能であり、鍵Kが未知の固定値である場合。この場合、図9の測定対象点Bの所定タイミングにおける(鍵XOR演算の出力の)電力消費曲線が測定される。

[0025]

3. 入力Mが既知かつ制御可能であり、鍵Kが未知の固定値である場合。この場合、図9の測定対象点Cの所定タイミングにおける(Sboxのw_iをインデックスするためのロード入力の)電力消費曲線が測定される。

[0026]

従来のDPA対策

従来のDPA対策法としては、例えばスマートカード内にノイズ発生器を置くことによって電力消費量の測定精度を落とす手法と、暗号アルゴリズムに対策を施す手法が存在する。その測定精度を落とす手法は容易に行えるが、測定回数を増加するなどの方法で解析が可能になるので根本的な対策とはならない。それに対して、暗号アルゴリズムへの対策は、容易でないが根本的な対策となりうる。暗号アルゴリズムに対策を施す手法の代表的なものとして、マスキング法と呼ばれているThomas S. Messerges, "Securing the AES Finalists Against Power A nalysis Attacks," in proceedings of Fast Software Encryption Workshop 2 0 0 0 , Springer-Verlag, April 2 0 0 0 が知られている。マスキング法とは、入力値Mそのものを用いて暗号化の各処理を行う代わりに、乱数Rをマスクと

してM'=MXORRで表される値M'を用いて暗号化を行う方法である。乱数 Rは暗号化の各処理ごとに発生させるので、ここでは"乱数マスク値法"と呼ぶ

[0027]

次に、乱数マスク値法について説明する。図10は、乱数マスク値法による処理の概要図を示している。この処理は、図示のような上側の暗号化処理部と下側のマスク値生成部と乱数発生とで構成される。

[0028]

図2、3および4に示されている通常の鍵XOR関数、線形関数および非線形関数が用いられる通常の暗号化処理を図10の暗号化処理に変更する場合は、それらは図10の暗号化において図11、12および13に示されているような乱数マスク値法による鍵XOR関数、線形関数および非線形関数に置換される。

[0029]

乱数マスク値法では、暗号化における通常の中間データ \mathbf{X}_i を計算する代わりに排他的論理和 \mathbf{X}_i = \mathbf{X}_i ' \mathbf{XORR}_i を満たす \mathbf{X}_i ' および乱数 \mathbf{R}_i が計算される。暗号化処理部において \mathbf{X}_i が計算され、マスク値生成処理部において \mathbf{R}_i が計算される。図2と図11、図3と図12、および図4と図13に示されている処理 (operation) における \mathbf{X}_i 、 \mathbf{X}_i 、 \mathbf{Z}_i 、 \mathbf{Z}_i 、 \mathbf{R}_i および \mathbf{RO}_i に関して、次の式(7)が成立する。

【数7】

Xi = Xi'⊕ Ri Zi = Zi'⊕ ROi

(7)

[0030]

図2では入力値 X_i と鍵 K_i に対して $Z_i=X_i$ XOR K_i が演算されるのに対して、図11では暗号化処理内部で乱数発生器によって乱数 RK_i を発生させた後、入力値 X_i 'と鍵 K_i に対して Z_i '= X_i ' XOR K_i XOR RK_i が演算される。また、マスク値生成において R_i と RK_i から $RO_i=R_i$ XOR RK_i が演算される。

[0031]

図3では $Z_i=L$ (X_i)の線形変換が行われるのに対して、図12の暗号化処理では Z_i '=L(X_i ')の変換が行われ、マスク値生成ではRO $_i$ =L(R_i)の変換が行われる。

[0032]

図4では \mathbf{w}_1 、 \mathbf{w}_2 、・・・、 \mathbf{w}_{u-1} で表される \mathbf{u} 個の \mathbf{S} bo \mathbf{x} を用いた非線型変換が行われるのに対して、図13 (A)の暗号化処理では、図の \mathbf{N} e \mathbf{w} S bo \mathbf{x} を用いた処理によってRAM領域上に \mathbf{w} i' $_1$ 、 \mathbf{w} i' $_2$ 、・・・、 \mathbf{w} i' $_{u-1}$ で表される新しい \mathbf{S} bo \mathbf{x} が作成されて、これを用いて非線型変換が行われる。また、図13 (A)のマスク値生成ではその \mathbf{N} e \mathbf{w} S bo \mathbf{x} を用いた処理が行われ、 \mathbf{R}_i と内部で生成された乱数 \mathbf{R} O $_i$ から \mathbf{w} 1、 \mathbf{w} 2、・・・、 \mathbf{w} $_{u-1}$ が生成され、 \mathbf{w} 1、 \mathbf{w} 2、・・・、 \mathbf{w} $_{u-1}$ と \mathbf{R} O $_i$ が出力される。図13 (B) は \mathbf{N} e \mathbf{w} S bo \mathbf{x} の詳細構成を示している。 \mathbf{N} e \mathbf{w} S bo \mathbf{x} は、内部の乱数発生器を用いて \mathbf{R} O $_i$ を生成し、また、 \mathbf{R}_i = \mathbf{r} i $_{u-1}$ ・・・ \mathbf{r} i $_{1}$ \mathbf{r} i $_{0}$ と、 \mathbf{R} O $_{i}$ = \mathbf{r} o i $_{u-1}$ ・・・ \mathbf{r} o i $_{1}$ \mathbf{r} o i $_{0}$ と、図12 (B) 内で用いられる \mathbf{S} bo \mathbf{x} 、 \mathbf{w}_1 、 \mathbf{w}_2 、・・・、 \mathbf{w}_{u-1} とから、 \mathbf{w} i' \mathbf{j} (\mathbf{x}) = \mathbf{w} (\mathbf{x} X O R \mathbf{r} i $_{j}$) X O R \mathbf{r} o i $_{j}$ を満たす \mathbf{w} i' $_{j}$ を \mathbf{j} = 0、1、・・・、 \mathbf{u} - 1 について作成し、そしてそのROiと \mathbf{w} i' $_{j}$ を出力する。

[0033]

次に、乱数マスク値法の安全性について簡単に説明する。乱数マスク値法においては、図10および後で説明する図19中の各ラウンド(段)における図13(A)および(B)のSboxのwi'が乱数に従って変化するので、DPAにおいてSboxの内容を知ることができない。即ち、前述の条件1におけるSboxが既知であるという条件が成立しないので、図8の測定対象点Aの所定のタイミングにおいて測定された電力消費曲線を式(1)および(2)に従ってG₀とG₁に分けることができない。従って、乱数値マスク法を用いた暗号処理装置はDPAに対して安全である。同様に、前述の条件2および3における鍵XOR関数の出力における測定対象点BおよびSboxへの入力における測定対象点Cについても、測定毎に変化する乱数要素が加算されるので、鍵Kが固定であると

いう条件が成立しないので、DPAに対して安全である。

[0034]

次に、乱数マスク値法を用いた暗号化の例として、ラインデール法を説明する。図14は、DPA対策のない通常のN段ラインデール処理の全体的構成を示している。N段ラインデール処理の各段は、XOR演算、サブバイト処理Subb y te (Substitute Byte)、シフト処理Shift、およびミクストコラム処理Mixedcolumnを含んでいる。但し、最後の段は、別のXOR演算を含んでおり、ミクストコラム処理を含んでいない。図14において、Nは、秘密鍵Ksecのビット数によって決定され、Ksecが128ビットの場合はN=10とし、192ビットの場合はN=12とし、および256ビットの場合はN=14とする。 K_i は拡大鍵(sub-key)と呼ばれる鍵である。図15は、ラインデール法の128/192/256ビット秘密鍵KsecからN+1個の128ビット拡大鍵Kの、 K_1 、・・・、 K_1 を生成する拡大鍵生成器を示している。秘密鍵から拡大鍵を生成する方法は、 K_1 、 K_1 を生成する拡大鍵生成器を示しているRijndaelの仕様書に記載されている。

[0035]

図16はサブバイト処理Subbyteを示しており、この処理は、8ビット-8ビット変換SboxであるSを用いて、128ビット-128ビット非線形変換を行う。図17はシフト処理Shiftを示しており、この処理は、バイト単位の並べ替えを行う処理である。図18はミクストコラム処理Mixedcolumnを示しており、この処理は、行列を用いた体GF(2^8)上の演算を行う。

[0036]

図19は、図14の通常のN段ラインデール法に対して、乱数マスク値法を適用したN段ラインデール法を示している。図19のN段ラインデール法は、図示のような上側のN段の暗号化処理部と下側のN段のマスク値生成部と乱数発生とで構成される。 K_i はラインデール法の第i段の拡大鍵を表す。 RK_i はそれぞれの拡大鍵に対するランダムなマスク値を表す。サブバイト処理Subbyteは、図16に示されているような形態で16個の $Sbox:S_i$ 、O、 S_i 、

1、・・・、 $S_{i,\ 15}$ を用いて128ビット-128ビット非線形変換を行う。 $S_{i,\ 0}$ 、 $S_{i,\ 1}$ 、・・・、 $S_{i,\ 15}$ は第i段の新しいS bo x "New S bo x "によって生成されたS bo x である。図2 0 は、New S bo x を示しており、入力値R in i から、内部で発生した乱数R out i に従って相異なる16 個のS bo x、 $S_{i,\ 0}$ (x)、 $S_{i,\ 1}$ (x)、・・・、 $S_{i,\ 15}$ (x)を生成し、乱数R out i を供給する。S hift 処理およびM ixed column処理は、通常のラインデール法の処理と同様に、図17 および図18 に示す線形変換である。

[0037]

図19の処理のフローをステップ [1101] \sim [1109] およびステップ [1201] \sim [1209] で示す。

[1102] 乱数マスク値Rinを生成し、平文に対してRinとのXOR演算を行う(XORする)。

[1103] 平文に対して K_i XOR K_i とのXOR演算を行う。マスク処理にマスク値R K_i を入力して16個のSbox、 $S_{i,j}$ (x) (j=0、1、・・・、15)を生成する。

[1104] ステップ [1103] で生成した $S_{i,j}$ (x) を用いた S_{ub} by te処理を行う。

[1105] Shift処理およびMixedcolumn処理を行う。

[1106] i:= i+1 とする。

[1107] i < N-1である場合はステップ [1103] に戻る。それ以外は次のステップに進む。

[1108] K_{N-1} とのXOR処理を行い、 RK_{N-1} をマスク値処理部に供給して16個のSbox、 S_{N-1} , j (x) $(j=0, 1, \cdots, 15)$)を生成する。

 $oxed{S_{N-1, j}(x)}$ による $oxed{Subbyte}$ 処理、 $oxed{Shift}$ 处理、 $oxed{Shift}$ 处理、 $oxed{Shift}$ 处理、 $oxed{Shift}$

[1110] ステップ [1109] の演算出力に対して、マスク値生成の出力

結果RoutとのXOR演算を行い、その結果の暗号文を出力として供給する。

[0038]

マスク値生成処理のフロー:

[1201] i=0、Mask=Rinとセットする。但し、Rinは [1102] で生成された乱数マスク値である。

[1202] 暗号化処理部より受け取ったRK_iから、MaskXORRK_iを演算して、新しいMaskを生成する。

[1203] ステップ [1202] で生成した新しいMaskeNewSboxに入力することによって、16個のSbox、Si,j (x) (j=0, 1,

・・・,15) と乱数Rout $_i$ を得て、Rout $_i$ を新しいMaskとする。

Si,j(x)は暗号化処理部の第i段のSubbyteにおいて用いられる。

[1204] MaskをShift処理およびMixedcolumn処理に供給し、その処理からの出力を新しいMaskとする。

[1205] i:=i+1とセットする。i < N-1である場合はステップ [1202] に戻る。

[1206] 暗号化処理部から入力された RK_{N-1} から $MaskXORRK_{N-1}$ を演算して、その演算結果を新しい Mask とする。

 $\begin{bmatrix} 1 \ 2 \ 0 \ 7 \end{bmatrix}$ $\mathbf{Rin}_{\mathbf{N-1}}$ $\mathbf{ENewSbox}$ \mathbf{EwSbox} \mathbf{EwSbox}

[1208] MaskをShift処理に供給し、その処理結果を新しいMaskとする。

[1209] 暗号化処理部より入力された RK_N から、 $MaskXORRK_N$ を演算し、それを出力して処理を終了する。

[0.039]

【発明が解決しようとする課題】

乱数マスク値法はDPAに対する安全性(セキュリティ)が高いことが知られているが、乱数マスク値法を採用した暗号化は、その暗号化の速度が通常の暗号

化と比べて数分の1と低く、非常に大きいRAM領域を必要とするという欠点がある。

[0040]

[0041]

大きいRAM領域を必要とする理由は、その非線形変換において、通常はその非線形変換テーブルをROMに保持するのに対して、乱数マスク値法では暗号化のたびに新しいSboxをRAMに格納するからである。例えば8ビットー8ビットの変換を行うSboxを用いるラインデール法において、DPA対策として乱数マスク値法を実装するには最低2 8 =256バイト分のRAM領域が必要である。しかし、例えばST16(STマイクロエレクトロン社製)等の低コストのスマートカード用チップはRAM領域が128バイト程度しか持っていないので、乱数マスク値法を実装することは実際上不可能である。

[0042]

乱数マスク値法の実装のために、マスク値を共有すること、および或る暗号化から次の暗号化までの間にマスク値を生成することなどによって、見かけの処理速度の向上および必要なRAM領域の削減等が考えられているが、最初に乱数値でマスクするので全体的な処理速度の向上および大幅な必要RAM領域の削減は不可能である。

[0043]

発明者は、暗号化において、乱数値を用いてマスクするのではなくて、固定値 を用いてマスクすることによって処理速度の向上と必要なRAM領域の削減を実 現すると有利であると認識した。ここで、この固定値を用いてマスクを行う方法 を、固定マスク値法と呼ぶ。

[0044]

本発明の1つの目的は、共通鍵暗号を行う暗号プロセッサに対する効率的な暗 号解読防止を実現することである。本発明の別の目的は、秘密鍵の推定を困難に し、暗号プロセッサの安全性を高めることである。

[0045]

【発明の概要】

本発明の1つの特徴(側面)によれば、暗号化装置は排他的論理和手段および 非線形変換手段を有する。その暗号化装置は、さらに、乱数を発生する乱数発生 手段と、q個(qは整数)の固定値と、その乱数に従ってそのq個の固定値の中 の1つを選択する第1の選択器と、を具えている。その排他的論理和手段は、そ の選択された固定値と鍵の排他的論理和とその排他的論理和手段の入力の排他的 論理和をとる。

[0046]

本発明の別の特徴によれば、暗号化装置は排他的論理和手段および非線形変換手段を有する。その暗号化装置は、さらに、乱数を発生する乱数発生手段と、q組(qは整数)のマスクされた固定テーブルと、その乱数に従ってそのq組の固定テーブルの中の1組を選択する選択器と、を具えている。その非線形変換手段は、その選択された1組の固定テーブルに従って入力を非線形変換する。

[0047]

本発明のさらに別の特徴によれば、暗号化装置は、乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、その乱数に従ってその複数の暗号化部の中の1つを選択する選択器と、を具えている。その複数の暗号化部の各々は、排他的論理和手段および非線形変換手段を含んでいる。

[0048]

本発明のさらに別の特徴によれば、暗号化装置は、乱数を発生する乱数発生手段と複数の暗号化段とを具えている。その複数の暗号化段の各々は、入力を非線 形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和をとる排 他的論理和手段と、を含んでいる。その排他的論理和手段の第2の入力はその非 線形変換手段の出力に結合されている。その非線形変換手段は、q個(qは整数)の固定値と、その乱数に従ってそのq個の固定値の中の1つを選択する選択器 と、その選択された固定値と鍵の排他的論理和と入力の排他的論理和をとる別の 排他的論理和手段と、を有する。

[0049]

本発明のさらに別の特徴によれば、暗号化装置は、乱数を発生する乱数発生手段と、並列に結合された複数の暗号化部と、その乱数に従ってその複数の暗号化部の中の1つを選択する選択器と、を具えている。その複数の暗号化部の各々は複数の暗号化段を有する。その複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含んでいる。その排他的論理和手段の第2の入力はその非線形変換手段の出力に結合されている。

[0050]

本発明のさらに別の特徴によれば、暗号化装置において用いられるプログラムは、乱数に従って複数の暗号化手順の中の1つを選択するステップと、その選択された暗号化手順に従って、入力値を暗号化して出力するステップと、を含んでいる。その暗号化するステップは、固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、1組の固定テーブルに従って入力値を非線形変換するステップと、を含んでいる。

[0.051]

本発明によれば、共通鍵暗号を行う暗号プロセッサに対する効率的なDPA対策を実現でき、DPAを用いた秘密鍵の解読(analyze)を困難にし、暗号プロセッサの安全性を高めることができる。

[0052]

実施形態においては、通常は乱数値で入力や鍵をマスクする乱数マスク値法に対して、本発明の固定マスク値法に従って、複数個の固定値を用意し、それを乱数によって切換えることによって、乱数マスク値法と同様の効果を得る。固定マスク値法では、マスク値が特定の固定値に限定されるので、新しいマスク値を予

め求めておくことによって処理速度を高くできる。また、予め固定マスク値の集合(セット)を用意し、それぞれの固定マスク値に対応した非線形変換テーブルをROMに用意することによって、小さいRAM領域を有するプラットフォーム上でも実装が可能になる。例えばST16等の低コストのスマートカード用のLSIチップでも6Kバイト程度の大きなROM領域を備えているので、固定値マスク法は低コストのスマートカードに適している。

[0053]

【発明の好ましい実施形態】

次に、本発明の実施形態を説明する。実施形態において、暗号化における全てまたは一部の諸要素および諸処理は、集積回路等によってハードウェアの形態で実装してもよいし、またはプロセッサによって実行されるプログラムの形態で実装してもよい。

[0054]

図21は本発明による第1のタイプの暗号化装置100の概略的構成を示している。図22および23は、暗号化装置100の鍵XOR演算および非線形変換の構成をそれぞれ示している。線形変換は図2に示されているものを用いればよい。

[0055]

図21において、暗号化装置100は、乱数R(R=0,1,・・・,q-1)を発生する乱数発生器103と、その乱数に従って固定マスク値FM $_{0,R}$ の中の1つを選択して供給する切換部または選択器104と、入力の平文と選択された固定マスク値FM $_{0,R}$ との排他的論理和を演算する(XORする)(Xin'=平文XORFM $_{0,R}$)排他的論理和106と、入力Xin'を受取り乱数Rに従って入力Xin'を暗号化して出力Xout'を生成する暗号化処理部101と、その乱数に従って固定マスク値FM $_{N+1,R}$ の中の1つを選択して供給する切換部105と、その出力Xout'と選択された固定マスク値FM $_{N+1,R}$ との排他的論理和を演算して(XORして)暗号文(Xout'XORFM $_{N+1,R}$)を生成する排他的論理和107と、を含んでいる。ここで、Nは暗号化処理部101で使用される固定マスク値のセットの数を表す。

[0056]

暗号化装置100は、さらに、作業メモリ用のRAM162と、固定マスク値と、固定非線形変換テーブルSboxと、線形変換関数L等を格納するROM164と、ROM等のプログラム・メモリ160に格納されているプログラムに従ってこれらの諸処理要素103~107を制御するプロセッサ150とを含んでいる。代替構成として、プロセッサ150は、諸処理要素103~107に対応する機能を実装したメモリ160中のプログラムを実行することによって諸処理要素103~107を実現してもよい。この場合、図21はフロー図として見ることができる。

[0057]

暗号化処理部101において、図22の鍵XOR、図2の線形変換および図2 3の非線形変換の組み合わせによって規定されるラウンド関数が繰返し実行され 、または縦続接続されたそのような複数のラウンド関数回路によってそのラウン ド関数が実行される。

[0058]

図22の鍵XORは、切換部109によって乱数Rに従って選択された固定マスク値 $FM_{i,R}$ と鍵 K_{i} とをXORして或る値を供給し、その値と入力Xi'とをXORして出力Zi'を供給する。図23の非線形変換は、切換部111 \sim 119によって乱数Rに従ってSboxの要素wi $_{j,R}$ '(j=0, ···, u-1)を選択し、その選択された要素wi $_{j,R}$ 'を用いて非線形変換する。

[0059]

乱数マスク値法において示した式(7)の関係を用いると、図22の鍵XORにおいて図11のRiとROiに対応して次の式(8)が得られる。

【数 8 】

 $ROi = Ri \oplus FM_{i,R} \tag{8}$

[0060]

図23の非線形変換において用いられる図13(B)のNewSboxのriとroiに対応して次の式(9)が得られる。

【数9】

 $wi'_{j,R}(xi') = wi(ri \oplus xi') \oplus roi$ (9)

[0061]

図24は本発明による第2のタイプの暗号化装置200の概略的構成を示している。図25および26はその鍵XORおよび非線形変換の構成をそれぞれ示している。線形変換はいずれの暗号化処理部においても図2に示されているものを用いればよい。

[0062]

図24において、暗号化装置200は、乱数Rを発生する乱数発生器203と 、その乱数に従って固定マスク値 $FM_{0,R}$ の中の1 つを選択して供給する切換 部204と、入力の平文と切換部204によって選択された固定マスク値FM_O 、RとをXORする(Xin'=平文XORFMO, R)XOR(排他的論理和)206と、入力Xin'を受取りその入力Xin'を暗号化して出力Xout を生成する複数の暗号化処理部208~209と、入力Xin'を受取り乱数 Rに従って互いに並列に結合された暗号化処理部208~209の中の1つを選 択してその選択された暗号化処理部に入力Xin'を供給する切換部211と、 同じ乱数Rに従って暗号化処理部208~209の中の同じ1つを選択してその 選択された暗号化処理部からの出力Xout'を供給する切換器213と、その 乱数に従って固定マスク値 FM_{N+1} . R の中の1 つを選択して供給する切換部 205と、その出力Xout'と選択された固定マスク値 $FM_{N+1, R}$ とをXORして暗号文(= $Xout'XORFM_{N+1,R}$)を生成するXOR207と、を含んでいる。ここで、Nは使用される固定マスク値の数を表す。図24に おいて、2つの切換部211および213のうちの一方だけで選択してもよく、 その他方の切換部を省いてもよい。

[0063]

暗号化装置200は、さらに、作業メモリ用のRAM262と、固定マスク値、固定非線形変換テーブルSboxと、線形変換関数L等を格納するROM264と、ROM等のプログラム・メモリ260に格納されているプログラムに従っ

てこれらの諸処理要素203~211を制御するプロセッサ250とを含んでいる。代替構成として、プロセッサ250は、諸処理要素203~211に対応する機能を実装したメモリ260中のプログラムを実行することによって諸処理要素203~211を実現してもよい。この場合、図24はフロー図として見ることができる。

[0064]

暗号化処理部 $208\sim209$ は、固定マスク値 $\mathrm{FM}_{i,j}$ および Sbox のセット $\mathrm{wi}_{i,j}$ が異なること以外は構成が共に同じである。各暗号化処理部 $208\sim209$ において、図25の鍵 XOR 演算、図2の線形変換処理および図26 の非線形変換の組み合わせによって規定されるラウンド関数が繰返し実行され、または縦続に結合されたそのような複数のラウンド関数回路によってそのラウンド関数が実行される。

[0065]

図25の鍵XORは、暗号化処理部208~209の各々に固有の固定マスク値FM $_{i,R}$ と鍵KiをXORして或る値を供給し、その値と入力Xi'とをXORして出力Zi'を供給する。図26の非線形変換は、その暗号化処理部に固有のSboxのセットwi $_{j,R}$ '(j=0, ···, u-1)を用いて非線形変換する。ここで、乱数マスク値法における式(7)の関係を用いると、図25の鍵XORにおいて図110RiとROiに対応してROi=RiXORFM $_{i,R}$ が得られ、図26の非線形変換において図12(B)の $_{ri}$ と $_{roi}$ に対応して $_{w}$ 1、 $_{ri}$ 1、 $_{ri}$ 2 ($_{ri}$ 3) = $_{w}$ 1 ($_{ri}$ 4) = $_{w}$ 1 ($_{ri}$ 5) $_{roi}$ 6 かる。

[0066]

本発明による上述の固定マスク値法は、低コストのスマートカードに実装するのに適した方法と考えられる。ここでは、次のような問題点を検討することによってより好ましい実装形態を実現する。

[0067]

(A) DPA対策としての有効性の問題

乱数マスク値法はDPAに対して安全であることが知られているが、固定マス

ク値法はDPAに対してどの程度安全であるかが不明であり、実装法および固定 マスク値の条件しだいではDPAに対して弱い可能性がある。

[0068]

(B) ROM領域が膨大になる可能性の問題

固定マスク値法は、非線形変換テーブルをROMに用意することで、乱数マスク値法より必要なRAM領域を小さく抑えることができるという利点がある。しかし、用意されるマスク固定値の数に応じて使用ROM量が決まる。安全性を確保するために必要なROMの容量が膨大になる可能性がある。

[0069]

(A)の問題に関連して、本発明を適用する或る暗号化では、或る条件の固定マスク値を使用すればその数 q が 2 でも充分に安全であることが分かっている。本発明による暗号化法としてラインデール法を適用した場合の安全性を後で説明する。同様に(B)の問題に関連して、相異なる固定マスク値の数 q を 2 程度にして、同じラウンドやラウンド毎のSboxを共通にすることで、Sboxのデータ量を、本発明が適用されない通常の実装の約 2 ~数倍に抑えて、使用ROM量を小さく抑える。実施形態において暗号化法としてラインデール法を適用した場合の使用ROM量について後で述べる。

[0070]

u t'を生成する第N-1段の暗号化処理段311と、を含んでいる。

[0071]

[0072]

[0073]

ここで、 $FM_{i,h}$ 、 $FMin_h$ 、および $FMout_h$ は、固定マスク値である。 $S_{i,j,h}$ は、固定のSboxである。これらの固定マスク値およびSbox を i を i が i

8 バイトのRAM領域しか持っていない低コストのスマートカードへの実装に有利である。

[0074]

図27の暗号化装置300に入力平文が供給されると、内部の乱数発生器303によって0 \le h \le q-1を満たす乱数hが生成される。その生成された乱数hに従って、図27に示す全ての切換器305、329、339、379および39%において、q個の入力値の中からh番目のものが選択されて供給される。図28は図27におけるSubbyte334の構成を例示している。Shift335は図16に例示されているものを、Mixedcolumn336は図17に例示されているものを用いる。図28のSubbyteにおいて用いられるSbox $S_{i,j,h}$ は、図16に示されている通常のラインデール法のSubyteのSboxであるSを用いて次の式(10)で表される。

【数10】

$$S_{i,j,h}(x) = S(x \oplus a_{i,j,h}) \oplus b_{i,i,h}$$
 (10)

[0075]

式(10)における $a_{i,j,h}$ および $b_{i,j,h}$ は、式(9)の $r_{i,j}$ および $r_{0i,j}$ にそれぞれ対応し、それぞれ i 番目のラウンドのS u b b y t e の入力および出力のマスク値に対応する。 $a_{i,j,h}$ は、入力マスク値なので、そのS u b b y t e より前のマスク値および処理等によって一意的に決まる。一方、 $b_{i,j,h}$ は任意に設定可能である。

[0076]

図27の暗号化装置300処理のフローをステップ $[1301] \sim [1314]$ に示す。ステップ $[1303] \sim [1309]$ は図28の第i段における処理である。ステップ $[1310] \sim [1314]$ は図27の第N-1段における処理である。

[1302] 入力平文を受け取り、次いで乱数発生器303によって乱数h($0 \le h \le q-1$)が発生される。この乱数hは後のステップで使用される。

特2001-178407

[1303] 入力平文に対して、固定マスク値の集合 $\{FMin_0, \cdots, FMin_{q-1}\}$ の中から $FMin_h$ を切換器 305 によって選択した後、XO R 302 によって入力平文と $FMin_h$ をXOR する。XOR302 の出力を中間データXとする。

[1304] 固定マスク値の集合 $\{FM_{i,0}, \cdots, FM_{i,q-1}\}$ の中から $FM_{i,h}$ を切換器 329 によって選択して、拡大鍵 K_{i} 、中間データ X および $FM_{i,h}$ に対して XX OR $FM_{i,h}$ を演算し、その演算結果を新しい中間データ X とする。

[1305] Subbyte 334において、中間データXに対して、切換器 339によって乱数hに従って選択された非線形変換テーブルS $_{i,j,h}$ (x)に従ってサブバイト処理する。その演算結果を新しい中間データXとする。

[1306] Shift335において中間データXをシフトする。そのシフトされたデータを新しい中間データXとする。

[1307] Mixedcolumn336において中間データXをミクスト コラム処理する。その処理結果を新しい中間データXとする。

[1308] i:=i+12+ v+ j = i + 12+ v + i + 12+ v +

[1309] i < N-1の場合は[1303]に戻る。それ以外は次のステップに進む。

[1310] 乱数 h に従って固定マスク値の集合 $\{FM_{N-1,0},\cdots,FM_{N-1,q-1}\}$ の中から $FM_{N-1,h}$ を切換器 329 によって選択して、拡大鍵 K_{N-1} 、中間データ X および $FM_{N-1,h}$ に対して、 $XXORK_{N-1}$ なりない中間データ X とする。

[1311] 切換器 339 によって選択された非線形変換テーブル S_{N-1} , j, h (x) に従ってサブバイト処理を行う。その処理結果を新しい中間データ X とする。

[1312] Shift335において中間データXをシフトする。そのシフトされたデータを新しい中間データXとする。

 $\begin{bmatrix}1313\end{bmatrix}$ 乱数 h に従って固定マスク値の集合 $\{FM_{N,0},\cdots,FM\}$

N, q-1 の中から切換器 3.79 によって $FM_{N,h}$ を選択して、その中間データ X、拡大鍵 K_N および $FM_{N,h}$ に対して、 $XXORK_NXORFM_{N,h}$ を演算する。その演算結果を新しい中間データ X とする。

[1314] 乱数 h に従って固定マスク値の集合 $\{FMout_0, \cdots, FMout_{q-1}\}$ の中から $FMout_h$ を切換器 399 によって選択して、中間データ X と FMout_h を X OR し、その演算結果を出力暗号文 X out'として供給する。

[0077]

図29は、ラインデール法に固定マスク値法を適用した別の暗号化装置400を例示している。但し、図29において、図21におけるプロセッサ150、メモリ160、162および164は簡単化のために省略されている。図29の構成は、その各ラウンド関数における各Subbyte334に結合された切換器339に供給されるSboxが互いに同じである以外は、図27と同じであり、同じ構成要素については再び説明はしない。図30は図29におけるSubbyte334の構成を例示している。マスク値FM $_{i,h}$ は、任意のh=0,1,・・・, $_{q-1}$ について次の式(11)を満たす。

【数11】

$$FM_{i,h} = \begin{cases} C_h \oplus FMin_h & (i = 0) \\ C_h \oplus D_h & (i = 1, ..., N-1) \\ D_h & (i = N) \end{cases}$$

$$(11)$$

[0078]

ここで、 C_h および D_h は、1 6 バイトの定数であり、1 バイト定数 $C_{h,j}$ および D_h は、 D_h

【数12】

$$\begin{cases}
C_h = c_{h,15} \dots c_{h,1} c_{h,0} \\
D_h = d_{h,15} \dots d_{h,1} d_{h,0}
\end{cases}$$
(12)

[0079]

図29の暗号化装置400において、サブバイト処理Subbyte334は、切換器339によって選択された16個のSbox、 $S_{0,h}$ 、 $S_{1,h}$ 、・・・、 $S_{15,h}$ を用いて、図30に示す非線形変換処理を行う。16個のSj,hはDPA対策なしの通常のラインデール法におけるSであり、および式(12)における $C_{h,j}$ 、 $C_{h,j}$ を用いて、 $C_{j,h}$ (x) = $C_{k,j}$ (x) $C_{$

[0080]

図29の暗号化装置400の処理フローにおいては、図27の暗号化装置400の処理フローにおけるステップ [1305] および [1311] において、切換器339によって乱数hに従って16個のSbox、S0,h、S1,h、····、S15,h0中から選択された非線形変換テーブルS1,h0に従ってサブバイト処理する。

[0081]

図27の暗号化装置300ではSubbyte334のテーブルが各ラウンドで異なるのに対して、図29の暗号化装置400では全てのラウンドで共通のテーブルが使用される。これが可能な理由を説明する。まず、通常のラインデール処理におけるSubbyte(図16)への入力値をXと表す。これに対し、図30のSubbyte(図16)への入力値をXと表す。これに対し、図30のSubbyte処理の入力値はXХORChと表すことができる。これは、マスク値の間に式(11)の関係が成立するからである。Chは段数iとは関係ない定数なので、式(10)におけるSi,j,h(x)=S(xXORai,j,h)XORbi,j,hに対して、ai,j,hを段番号iに関係ない定数に設定できる。また、bi,j,hは、任意の定数なので、iに関係ない定数に設定できる。よって、図30に示すようにSj,h(x)=S(xXORch,j)XORdh,jで表される段数iに無関係なSboxを用いたサブバイト処理が可能となる。従って、図29の暗号化装置400で用いられるSboxに必要な使用ROM量は、図27の暗号化装置300の場合の1/Nとすることができる。

[0082]

2 7

さらに、図29の暗号化装置400において、マスク値 C_h および D_h に関する条件式(12)に、次の式(13)に示す条件を加えることによって、使用するSboxの数(種類の数)を相異なる16セットからほんの1セットに減らすことができる。

【数13】

$$\begin{cases}
c_{h,15} = c_{h,14} = \dots = c_{h,0} \\
d_{h,15} = d_{h,14} = \dots = d_{h,0}
\end{cases}$$
(13)

[0083]

即ち、図29の暗号化装置400で用いられるSboxに必要な使用ROM量は、図27の暗号化装置300の場合の1/16とすることができる。以上から、式(13)を満たす図29の暗号化装置400を用いることによって、Sboxに必要なROM領域を図27の暗号化装置300を用いた場合の1/(16N)とすることができる。

[0084]

また、図29の暗号化装置400では入力側および出力側においてFMinh およびFMout $_{\rm h}$ をそれぞれ $_{\rm h}$ とのRしているが、この処理は安全性に寄与しないことが判明しているので、省略できる。さらに、マスク済みの鍵 $_{\rm i}$ 、 $_{\rm h}$ の値を用いることによって、鍵 $_{\rm i}$ と固定マスク値F $_{\rm i}$ $_{\rm h}$ との $_{\rm i}$ の $_{\rm i}$ を省略できる。これらの省略によって、切換器による処理が少し増加するだけなので、DPA対策のないラインデール法の場合とほぼ同じ計算量で固定マスク値法を適用したラインデール法が実現できる。

[0085]

図31は、図24の第2のタイプの暗号化装置200の一例を示しており、ラインデール法に固定マスク値法を適用した別の暗号化装置500を例示している。但し、図31において、図24におけるプロセッサ250、メモリ260、262および264は簡単化のために省略されている。図31において、暗号化装置500は、乱数hを発生する乱数発生器503と、乱数hに従って切換えを行

う切換器502および504と、切換器502および504によって乱数hに従って選択される互いに並列に結合された第0~第q-1のq個の暗号処理部511~513と、を含んでいる。

[0086]

暗号処理部 $511 \sim 513$ の各々は、入力Xin'を受け取って出力Xout'を生成する複数段の暗号化処理段 530(段iは $0 \le i \le N-2$)と、前段の出力を入力として受取りその入力を暗号化して出力Xout'を生成する第N-1段の暗号化処理段 531、を含んでいる。第0段~第N-2段の暗号化処理段 530は、固定マスク値、XOR523、それぞれのSubbyte525、Shift526およびMixedcolumn527を有し、それぞれの固定マスク値および固定 Sboxに従って暗号化を行う。第0段の暗号化処理段 5300の前には XOR523、528 および529、Subbyte525 よび Shift526 を有し、それぞれの固定マスク値 Sbox に従って暗号化を行う。図Sbox に従って暗号化を行う。図Sbox に従って暗号化を行う。図Sbox に従って暗号化を行う。図Sbox に従って暗号化を行う。図Sbox に従って暗号化を行う。図Sbox に従いて暗号化を行う。図Sbox を有し、それぞれの固定マスク値および固定 Sbox に従って暗号化を行う。図Sbox に対してもよい。図Sbox に対しては、図Sbox の場合と同様に

[0087]

図31の暗号化装置500においても、図29の暗号化装置400の場合と同様に全てのラウンドで同じSboxを使用しており、式(13)の条件を満たすようにすれば、図29の暗号化装置400の場合と同様のROMの削減が可能となる。暗号化装置500の計算量は、暗号化装置400の場合より切換器が少ないだけ有利であり、DPA対策のないラインデール法とほぼ同じ計算量となる。但し、図31の暗号化装置500は、図29の暗号化装置400の場合よりもシフトおよびミクストコラム処理の数が増えるので、暗号化装置500の方が回路のサイズが大きくなる。なお、暗号化装置500には2つの選択器502および504が存在するが、左右の切換器502および504のうち一方だけで切換え

てもよい。そのような場合、他方の選択器は省略できる。

[0088]

図29および図31の暗号処理装置においては同じ処理が異なる構成で行われ るだけなので、安全性は共に同じである。

[0089]

次に、固定マスク値法の安全性について説明する。図27の暗号化装置では、 固定マスクの数 q が充分大きい場合は、乱数マスク値法と実質的に同じ動作にな るので、同様に高い安全性を有する。乱数マスク値法におけるほんの1ラウンド に簡略化された暗号関数について安全性が証明できるので、各ラウンドに同じS b o x を使用する図29および31の暗号化装置400および500についても 同様に安全性が証明できる。

[0090]

次に、qが小さい場合の固定マスク値法の安全性を説明する。q=1では安全でないことが分かっている。次に小さいq=2の場合の安全性を評価する。図29 および31の暗号化装置400および500において、q=2とし、式(13)に従ってS u b b y t e において1セット(種類)だけのS b o x を用い、かつ F M i n h および F M o u t h を省略した最も単純な場合においても、c 0, j、c 1, j、 \cdots 、c q-2, j に関して次の式(14)または式(15)の条件を設定し、d 0, j、d 1, j、 \cdots 、d q-2, j に関して次の式(16)の条件に設定することによって、D P A に対する安全性を高めることができる。

[0091]

q=2、S b o x のセット(種類)の数が1、全てのj=0、1、・・・、15 について

【数14】

 $c_{0,j} \oplus c_{1,j} = (10101010)_2 \text{ \sharp \hbar t } (01010101)_2$ (14)

q≥2、Sboxのセットの数が1、全てのj=0、1、・・・、15について

【数15】

 $(c_{0,j} \oplus c_{1,j}) \vee (c_{1,j} \oplus c_{2,j}) \vee \vee (c_{q\cdot 2,j} \oplus c_{q\cdot 1,j}) = (111111111)_2$ (15) $q \ge 2$ 、Sbox数が1、全てのj = 0、1、・・・、15について【数16】

$$(d_{0,j} \oplus d_{1,j}) \vee (d_{1,j} \oplus d_{2,j}) \vee \dots \vee (d_{q,2,j} \oplus d_{q,1,j}) = (111111111)_2$$
 (16)

ここで、() $_2$ は2進法の値を表す。

[0092]

DPAは、図9の測定対象点Aにおける所定タイミングで行われる場合と、測定対象点BおよびCにおける所定タイミングで行われる場合とがある。図29および31の暗号化装置400および500が安全であることを説明する。ビット(x, e)はxの第e桁のビット値を表す。

[0093]

攻撃者は、鍵の推定のために以下の(i)および(ii)の処理を行う。

(i) DPAを用いて、チェックする仮の鍵(可能な鍵)の数を限定する。

(ii) で限定された数の仮の鍵について、プロセッサ内部で用いられている真の鍵と値が一致するかどうかをチェックすることによって鍵を推定する。 1つの仮の鍵すなわち1つのパターンの鍵をチェックするための計算の量を1単位(サイクル)とする。

[0094]

上述の鍵の値のチェックは、暗号プロセッサの平文と暗号文の関係を調べることによって実現できる。即ち、暗号化プロセッサにより平文を暗号化した場合と、ソフトウェアなどの別の手段によって、そのチェックされる仮の鍵の値を用いてその平文を暗号化した場合とを比較する。平文と暗号文の関係が両方の暗号化で一致した場合は、その仮の鍵の値が暗号プロセッサ内部で用いられていると判定する。両者が一致しない場合はその仮の鍵は用いられていないと判定する。

[0095]

DPAを用いて128ビットの鍵を推定するのに必要な計算量の例を示す。例

えば、DPAを行っても128ビット鍵に関する有益な情報を得られなかった場合は、128ビット鍵の全ての可能なパターンをチェックする必要があるので、必要な計算量は 2^{128} 単位である。例えば、DPAによって128ビット鍵の最下位ビット(LSB)が0であることが分かった場合は、その鍵の残りの127上位ビット(MSBs)の全ての可能なパターンをチェックすればよいので、必要な計算量は 2^{127} 単位である。

[0096]

次に、Sboxの出力のDPAに対する安全性について、図9の測定対象点AにおけるDPAを図29および31の暗号化装置400および500に対して適用した場合について説明する。図29および31の第0段のSubbyteにおいて、それぞれのSboxの出力値がロードされるタイミングにおいてDPAを適用すると、鍵 K_i は $2^{8(16-F)}=2^{128-8F}$ に比例した計算量で解読できることが分かっている。ここで、 $F=f_0+f_1+\cdots+f_{15}$ である。 f_j は、次のように定義される。 $j(j=0,1,\cdots,15)$ 番目のSboxの出力マスク値を d_0,j 、 d_1,j 、 \cdots 、 $d_{q-1,j}$ としたときに、

【数17】

 $WD_{j} = (d_{0, j} \oplus d_{1, j}) \lor (d_{1, j} \oplus d_{2, j}) \lor \cdots \lor (d_{q-2, j} \oplus d_{q-1, j})$) について、

 $\{WD_j = (111111111)_2$ ならば、 $f_j = 0$ 、 それ以外の場合は、 $f_j = 1$ 、

[0097]

よって、j=0, 1, · · · · ,15の全てについて $f_j=0$ の場合に、暗号化装置はDPAに対して最も安全である。そのためには、全てのj=0, 1, · · · · ,15について、 $WD_j=(11111111)_2$ でなければならない。このとき、DPAを用いて鍵を求めるのに必要な計算量は最大の 2^{128} となる。

[0098]

次に、鍵XORの出力(図9の測定対象点B)またはSboxへの入力(図9

の測定対象点C)におけるDPAに対する安全性を説明する。図9の測定対象点 BおよびCにおける所定タイミングにおけるDPAに対する安全性は、暗号プロセッサでRAMへのロードが行われた時の測定電圧とロード値との関係がどのようなモデルを用いて近似できるかによって異なる。まず、任意モデルの場合のDPAを考え、その後で式(6)で表される隣接ビット・モデルの場合のDPAを考える。

[0099]

任意モデルの場合について、図9の測定対象点BおよびCにおける所定タイミングにおけるDPAを、式(13)によってサブバイト処理で用いられるSboxの数を1つ(1セット)だけとした図29および31の暗号化装置400および500に対して適用した場合について説明する。第0段のSubbyte処理において、それぞれの鍵XORの出力値がロードされるタイミングにおいてDPAを適用すれば、鍵 K_i は2^{128-(15/16)} Hに比例した計算量で解読できることが分かっている。ここで、 $H=h_0+h_1+\cdots+h_{15}$ である。 h_j は次のように定義される。j(j=0,1,…,15)番目のSboxの入力マスク値を c_0 ,j、 c_1 ,j、…、 c_{q-1} ,jとしたときに、

【数18】

 $WC_{j} = (c_{0, j} \oplus c_{1, j}) \lor (c_{1, j} \oplus c_{2, j}) \lor \cdots \lor (c_{q-2, j} \oplus c_{q-1})$ $(C_{0, j} \oplus c_{1, j}) \lor (c_{1, j} \oplus c_{2, j}) \lor \cdots \lor (c_{q-2, j} \oplus c_{q-1})$

 $WC_{j} = (wc_{j,7}wc_{j,6}wc_{j,5}wc_{j,4}wc_{j,3}wc_{j,2}wc_{j,1}wc_{j,0}$) ₂ において、

 $h_j = (e = 0, 1, \cdot \cdot \cdot, 7$ に関して $w c_{j,e} = 0$ が成立する eの個数)

[0100]

即ち、j=0, 1, · · · · ,1 5 について $h_j=0$ の場合がDPAに対して最も安全である。そのためには、全てのj=0, 1, · · · · ,1 5 についてWC $_j=(11111111)$ $_2$ でなければならない。このとき、DPAを用いて鍵を求めるのに必要な計算量は最大の 2^{128} になる。

[0101]

次に、隣接ビット・モデルの場合について、q=2かつ式(13)によりサブバイト処理で用いるS b o x のセット(種類)の数を1 に限定し、式(6)で表される隣接ビット・モデルを適用した場合について説明する。隣接ビット・モデルは、低コストのスマートカードにおける電圧を近似するのに適したモデルとして知られており、このモデルが適用できる場合は、上述の任意モデルでは解読できない鍵情報を解読できる。図29および31の暗号化装置400および500における第0段のS u b b y t e 処理において、それぞれのS b o x の入力値がロードされるタイミング(図9の測定対象点Cにおける所定タイミング)にDPAを適用することによって、鍵 K_i を 2^{128} (15/16) Hに比例した計算量で解読できる。ここで、 $H=h_0+1+\cdots+h_{15}$ である。 h_j は、次のように定義される。 j番目のS b o x の入力マスク値を c_0 , j および c_1 j としたときに、

【数19】

 $WC_{j}=c_{0,j}\oplus c_{1,j}=(wc_{j,7}wc_{j,6}\cdot \cdot \cdot wc_{j,0})_{2}$ において、 $h_{j}=(e=0,1,...,7$ に関して $wc_{j,e}=0$ を満たすeの個数)+ (e=0,1,...,7に関して $wc_{j,e}=wc_{j,e+1}=1$ を満たすeの個数)

ここで、 $wc_{j,e} = 0$ または1である。jはSboxの序数(番号)を表す。 eはビット位置を表す。

[0102]

S b o x の数は 1 なので、条件式(1 4) が c $_{0, j}$ X O R c $_{1, j}$ = (0 1 0 1 0 1 0 1) $_{2}$ または(1 0 1 0 1 0 1 0) $_{2}$ である場合は、 H は最小値 6 4 となり、 D P A を用いて鍵を求めるのに必要な計算量は最大でも 2 $^{6\ 8}$ である。

[0103]

以上のように、 $c_{0,j}$ 、 $c_{1,j}$ 、···、 $c_{q-1,j}$ に関して条件式(14)または式(15)を満たし、かつ $d_{0,j}$ 、 $d_{1,j}$ 、···、 $d_{q-1,j}$ について式(16)の条件を満たすことによって、本発明による固定マスク値法を適用した暗号化装置に対してDPAを用いて128ビットのラインデール法の秘密鍵を求める場合、表1および表2に示すように 2^{128} または 2^{68} に

比例した計算量が必要となる。但し、DPAに対する計算量についての安全性の 関値は 2^{64} である。なお、計算量 2^{68} は鍵の全てのビット・パターンを計算 する場合の計算量 2^{128} と比較すると小さいが、そのような鍵は実際の制限された時間内で解読することは実際上不可能である。従って、本発明による固定マスク値法を適用した暗号プロセッサに対してDPAを用いた場合も秘密鍵の解読は実際上不可能である。

[0104]

【表1】

表1. 固定マスク値法による、Sbox出力値ロードに対するDPAから128 ビット秘密鍵を求めるのに必要な計算量とマスク値の関係

$WD_j = (d_{0,j} \oplus d_{1,j}) \vee (d_{1,j} \oplus d_{2,j}) \vee \vee (d_{q-2,j} \oplus d_{q-1,j})$ の値	鍵の解読のための計算量 (q≥2, 任意モデル)
全ての0sj≤15 に関して WD _j =(11111111) ₂ (固定マスク値法)	2 128
一般の場合	$\begin{array}{c} 2^{128\text{-}8F} \\ F = f_0 + f_1 + + f_{15,} \\ f_j = 0 (\text{if WD}_j = (111111111)_2) \\ f_j = 1 (\text{otherwise}) \end{array}$

[0105]

【表2】

表2. 固定マスク値法による、SubbyteにおけるSboxが1つの場合、Sbox入力値ロードに対するDPAから128ビット秘密鍵を求めるのに必要な計算量とマスク値の関係

WC_{j} = $(c_{0,j}\oplus c_{1,j})$ v $(c_{1,j}\oplus c_{2,j})$ v v $(c_{q\cdot 2,j}\oplus c_{q\cdot 1,j})$ の値	鍵の解読のための 計算量 (q≥2, 任意モデル)	鍵の解読のための計 算量 (q=2, 隣接ビット モデル)
全ての0 sj≤15 に関して (11111111) ₂ (固定マスク値法)	2 128	2 ²³
全ての0 sj≤15 に関して (01010101)₂, (10101010)₂ (固定マスク値法)	2 ⁶⁸	2 ⁶⁸
WC _j = (wc _{j,7} wc _{j,6} wc _{j,5} wc _{j,4} wc _{j,3} wc _{j,2} wc _{j,1} wc _{j,0}) ₂ (一般の場合)	$2^{128-(15/16)H}$ $H=h_0+h_1++h_{15}$ $h_j=(wc_{j,e}=0$ の数) $(e=0,1,,7)$	$2^{128-(15/16)H}$ $H=h_0+h_1++h_{15}$ $h=(wc_{j,e}=0$ の数)+ $(wc_{j,e}=wc_{j+1,e}=1$ の数) $(e=0,1,,7)$
全ての0 sj < 15 に関して (00000000) ₂ (安全性が最低の場合)	2 8	2 8

[0106]

従って、固定マスク値法の安全性は次の通りである。

1. 2以上の q について、固定マスク値法は、S b o x 出力値のロードに対する D P A に対して、式 (16) の条件を満たせば、鍵の推定に計算量 2 ¹²⁸ が必要なので、安全である。この計算量は鍵の全ての可能なパターンをチェックする 場合の計算量と同じである。

[0107]

2. 2以上の q について、式(13)の条件を満たす場合、固定マスク値法は、

Sbox入力値ロードに対するDPAに対して、隣接ビット・モデルでない任意のモデルについて式(15)の条件を満たせば、鍵の推定に計算量 2 ^{1 2 8} が必要なので、安全である。

[0108]

3. q=2について、式(13)の条件を満たす場合、固定マスク値法は、S b o x 入力値ロードに対するDPAに対して、隣接ビットモデルについて条件式(14)の $c_{0,j}$ XOR $c_{1,j}=(01010101)$ $_2$ または(10101010)。を満たせば、鍵の推定に計算量 2^{68} が必要なので、有限時間内での推定は実際上不可能であり、従って安全である。

[0109]

4. $q \ge 3$ について、必要なROM容量は増加するが、固定マスク値法は、q = 2 と同じ解析方法が適用できないため、上述の2 の場合と同様に式(15)の条件を満たせば、、隣接ビット・モデルと任意モデル鍵の双方とも鍵の推定に計算量 2^{128} が必要なので、安全である。

[0110]

5. 上述の3の場合において、条件式(14)はSboxのセットの数を1つに限定している(q=2なので出力値の数は2個)が、Sboxのセットの数を相異なるn個とするとROM容量はn倍となるが、計算量は $2^{8(n-1)}\times n^{1}$ 6倍必要となる。

[0111]

本発明による固定マスク値法は、上述のラインデール法のようなSPN型の暗号以外に、DESのようなフェイステル(Feistel)型の暗号にも適用できる。図32(A)は通常のDESによる暗号化の構成を示している。図32(B)は図32(A)におけるF関数のより詳細な構成を示している。図32(B)において、F関数は、線形変換EおよびPと、非線形変換Fーブル $S_1 \sim S_8$ を有する非線形変換 $S_1 \sim S_8$ とを有する。

[0112]

図33(A)は、図21の第1のタイプの暗号化装置100の一例を示しており、図29の暗号化装置400に類似した形態で固定マスク値法を図32のDE

Sによる暗号化に適用した暗号化装置700を示している。図33(B)は図33(A)におけるF関数のより詳細な構成を示している。但し、図33(A)において、図21におけるプロセッサ150、メモリ160、162および164は簡単化のために省略されている。

[0113]

暗号化装置700は、乱数hを発生する乱数発生器701と、その乱数h従って固定マスク値FMinhの中の1つを選択して供給する選択器702と、入力平文と選択された固定マスク値FMinhとをXORするXOR712と、入力を受取って乱数hおよび拡大鍵Kiに従って入力を暗号化して出力を生成する複数(例えば16段)のF関数暗号化処理段710~720と、その乱数h従って固定マスク値FMouthの中の1つを選択して供給する選択器704と、F関数暗号化処理段720の出力と選択された固定マスク値FMouthとをXORして暗号文を生成するXOR714と、を含んでいる。F関数暗号化処理段710~720の各々は、前段のXOR出力を受け取って図33(B)に示されたF関数を実行し、その出力と前段の出力をXOR(722~723)によってXORして出力を供給する。

[0114]

図33(B)のF関数は、乱数hに従って選択された固定マスク値FM $_{i,h}$ を供給する選択器 759と、拡大鍵K $_{i}$ と固定マスク値FM $_{i,h}$ をXORして出力を供給するXOR 762、その出力の値と線形変換Eによって線形変換された入力Xi'とをXORするXOR 763と、その乱数hに従ってサブバイト処理SubbyteS $_{i,h}$ 中の1つを選択してXOR 763の出力を供給する選択器 752 および 756と、非線形テーブルSboxS $_{i,h}$ に従ってサブバイト処理するSubbyteS $_{i,h}$ と、その乱数hに従ってサブバイト処理S $_{i,h}$ 中の1つを選択してその出力を供給する選択器 754 および 757と、選択器 754 および 757 の出力を線形変換して出力 Zi'を供給する線形変換Pとを含んでいる。

[0115]

図21におけるプロセッサ150は、メモリ160に格納されているプログラ

ムに従って図33の暗号化装置700の諸処理要素701~763等を制御する。代替構成として、プロセッサ150は、諸処理要素701~763等に対応する機能を実装したメモリ160中のプログラムを実行することによって諸処理要素701~763等を実現してもよい。この場合、図33はフロー図として見ることができる。

[0116]

図34(A)は、図24の第2のタイプの暗号化装置200の一例を示しており、図31の暗号化装置500に類似した形態で固定マスク値法を図32のDE Sによる暗号化に適用した暗号化装置800を示している。図34(B)は図34(A)におけるF関数のより詳細な構成を示している。但し、図34(A)において、図24におけるプロセッサ250、メモリ260、262および264は簡単化のために省略されている。

[0117]

図34(A)において、暗号化装置800は、乱数hを発生する乱数発生器801と、乱数hに従って切換えを行う切換器802および804と、切換器802および804によって乱数hに従って選択される複数の暗号処理部820~830と、を含んでいる。

[0118]

図24におけるプロセッサ250は、メモリ260に格納されているプログラムに従って図34の暗号化装置800の諸処理要素801~862等を制御する。代替構成として、プロセッサ150は、諸処理要素801~862等に対応する機能を実装したメモリ160中のプログラムを実行することによって諸処理要素801~862等を実現してもよい。この場合、図34はフロー図として見ることができる。

[0119]

暗号処理部820~830の各々は、入力を受け取って出力を生成する複数段 (例えば16段)のF関数暗号化処理段840~850を含んでいる。F関数暗 号化処理段840~850の各々は、前段のXOR出力を受け取ってKiXOR FM_{i,h}に従って図34(B)に示されたF関数を実行し、そのF関数の出力 と前段の出力をXOR(822~823)によってXORして出力を供給する。

[0120]

図34 (B) のF関数は、拡大鍵 K_i と固定マスク値 $FM_{i,h}$ のXOR値と線形変換Eによって線形変換された入力Xi'とをXORするXOR862と、非線形テーブルSbox $S_{i,h}$ によるサブバイト処理Subbyte $S_{i,h}$ (i = 1, 2, · · · · ,8)と、サブバイト処理 $S_{i,h}$ の出力を線形変換して出力Zi'を供給する線形変換Pとを含んでいる。

[0121]

図33および34において、ラインデール法の場合と同様に入力マスクFMinは省略できるが、ラインデール法と同様な手法ではFMoutは省略できない。図35は、フェイステル型暗号化装置における複数の段の間のマスクの影響の伝播を示している。図35において太線はマスクされている経路を示している。FMoutが省略できない理由は、図35に示されているように、フェイステル型の暗号では或る段でマスクされたデータ(A)が、次段(B)だけでなくそれ以降の段(C)へも影響するからである。

[0122]

従って、フェイステル型暗号では、前段のマスク値を次段で完全にキャンセルできない。図36は、フェイステル型暗号化装置におけるマスク発生からマスク値キャンセルまでの経路を示している。図36において、太線はマスクされている経路を示している。フェイステル型暗号ではマスクを行ってからマスク値をキャンセルするまでには図36に示されているように4段以上必要であり、4段以上にわたってマスク値をキャンセルできる。このマスク値キャンセルの手法は、SPN型暗号化におけるように非線形変換の出力マスクが任意選択可能であることを利用するのでなくて、図36に示されているように前段からのマスクと等しい出力マスクを生成して、フェイステル型暗号化におけるXORによってキャンセルするものである。

[0123]

この方法を用いれば暗号化処理最後のマスクFMoutが不要になる。この手法をDES等の4ラウンド以上の暗号に適用する場合は、4ラウンドでキャンセ

ルするような固定マスク値の構成を繰り返してもよいし、または全ラウンドの最 後でキャンセルするような固定マスク値を用いてもよい。

[0124]

上述の実施形態においては、全てのラウンドに対して固定マスク値法を適用する場合について説明した。しかし、DPAが可能となる条件で述べたように、DPAが成功するためには入力値が既知でかつ攻撃者がその値を制御可能でなければならない。従って、暗号化処理の最初の数ラウンドに対して固定値マスク法を適用すれば、その後のラウンドはその入力が未知でかつ制御不可能なのでDPA対策は不要となる。それによって暗号化対策に必要な処理を削減できる。

[0125]

表3は、ラインデール法の実装における固定マスク値法を用いた暗号化の結果と、DPA対策なしの通常の暗号化、および従来の乱数マスク値法を用いた暗号化との比較を示している。表3において、Sは対策なしの場合の処理時間を表し、Rは対策なしの場合の必要なRAM量を表し、Mは対策なしの場合の必要なROM量を表す。但し、R《Mである。安全性は攻撃者が鍵を推定するのに必要なチェックすべき可能な鍵の数で表される。

【表3】

表 3. ラインデール法における、固定マスク値法適用、DPA対策なしの場合、 および乱数マスク値法適用の比較 (但しR≪M)

対策なし		固定マスク値法		
	対象なし	q≥2 任意モデル	q=2 隣接モデル	乱数マスク値法
処理時間	S	≅S	≅S	>>S (3S~5S)
RAM量	R	≅R	≅R	≥R+M
ROM量	М	qM	2 M	≅M
安全性	1	≥ 2 128	2 72	>> 2 128

[0126]

表4は、DESの実装における固定マスク値法を用いた暗号化の結果と、DPA対策なしの通常の暗号化、および従来の乱数マスク値法を用いた暗号化との比較を示している。

【表4】

表4. DESにおける、固定マスク値法適用、DPA対策なしの場合、および乱数マスク値法適用の比較 (但しR≪M)

	対策なし	固定マスク値法	乱数マスク値法
	対象なり	q=2	
処理時間	S	≅S	>>S (3S~5S)
RAM量	R	≅R	≥R+M
ROM量	8 M	16M	≈ 8M
安全性	1	>> 2 ⁵⁶	>> 2 ⁵⁶

[01.27]

表3および表4より、乱数マスク値法では処理時間が長く大きいRAM量を必要とするのに対して、固定マスク値法では、2~3倍のROM量を必要とするが大きいRAM領域を必要とせずに、対策なしの場合とほぼ同じ程度の処理時間で充分な安全性が確保できる。

[0128]

上述の実施形態では主にラインデール法およびDESについて説明したが、固定マスク値法は、ラインデール法以外のSPN型暗号化、DES以外のフェイステル型暗号化、およびそれを組合せた型の暗号にも適用でき同様の有効性を示す

[0129]

以上説明した実施形態は典型例として挙げたに過ぎず、その変形およびバリエ ーションは当業者にとって明らかであり、当業者であれば本発明の原理および請 ·求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。

[0130]

(付記1) 排他的論理和手段および非線形変換手段を有する暗号化装置であって、

乱数を発生する乱数発生器手段と、

q個の固定値(ここでqは整数である)と、

前記乱数に従って前記 q 個の固定値の中の1つを選択する第1の選択器と、 を具え、

前記排他的論理和手段は、前記選択された固定値と鍵の排他的論理和と前記排他的論理和手段の入力の排他的論理和をとるものである、 暗号化装置。

(付記2) さらに、g組(セット)のマスクされた固定テーブルと、

前記乱数に従って前記 q 組の固定テーブルの中の 1 組を選択する第 2 の選択器と、を具え、

前記非線形変換手段は前記選択された1組の固定テーブルに従って入力を非線 形変換するものである、付記1に記載の暗号化装置。

(付記3) 前記第1の排他的論理和手段および前記非線形変換手段を有する暗号化部と、前記暗号化装置への入力と前記乱数に従って選択された或る固定値の排他的論理和をとる第2の排他的論理和手段と、前記乱数に従って選択された或る固定値と前記暗号化部の出力の排他的論理和をとる第3の排他的論理和手段とを具える、付記1に記載の暗号化装置。

(付記4) 排他的論理和手段および非線形変換手段を有する暗号化装置であって、

乱数を発生する乱数発生器手段と、

q組のマスクされた固定テーブル(ここでqは整数である)と、

前記乱数に従って前記 q 組の固定テーブルの中の 1 組を選択する選択器と、 を具え、

前記非線形変換手段は、前記選択された1組の固定テーブルに従って入力を非

線形変換するものである、

暗号化装置。

(付記5) 複数の暗号化段を具え、

この複数の暗号化段の各々は、その段の、前記排他的論理和手段と、前記固定テーブルと、前記選択器と、を有するものであり、

前記複数の暗号化段のそれぞれの前記固定テーブルは同じものである、付記4 に記載の暗号化装置。

(付記 7) テーブルの組の数 q=2 とする場合に、マスクされる前の固定テーブルを S[x] とし、マスクされた j 番目のテーブルを S_j $[xXORc_{i,j}]$ $[xXORc_{i$

(付記 8) マスクされる前の固定テーブルをS[x] とし、マスクされた j 番目のテーブルを $S_j[xXORc_{i,j}]XORd_{i,j}(j=0,1,\cdots,15)$ としたときに、($d_{0,j}XORd_{1,j}$) \lor ($d_{1,j}XORd_{2,j}$) \lor ・・ \lor ($d_{q-2,j}XORd_{q-2,j}$) = (1 1 1 1 1 1 1 1 1 2 である、付記 4 に記載の暗号化装置。

(付記9) 前記非線形変換手段はサブバイト手段であり、

さらに、入力をシフトする手段と、入力をミクストコラムする手段とを具える 、付記4に記載の暗号化装置。

(付記10) 乱数を発生する乱数発生器手段と、

並列に結合された複数の暗号化部と、

前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、 を具え、

44

前記複数の暗号化部の各々は、排他的論理和手段および非線形変換手段を含む ものである、

暗号化装置。

(付記11) 前記選択された暗号化部の前記排他的論理和手段は、固定値と鍵の排他的論理和と前記排他的論理和手段の入力の排他的論理和をとるものである、付記10に記載の暗号化装置。

(付記12) 前記非線形変換手段は、固定テーブルに従って前記非線形変換手段の入力を非線形変換するものである、付記10に記載の暗号化装置。

(付記13) 前記複数の暗号化部の各々は、その暗号化部への入力と固定値の 排他的論理和をとる第2の排他的論理和手段と、入力と固定値の排他的論理和を その暗号化部の出力として生成する第3の排他的論理和手段と、を具えるもので ある、付記10に記載の暗号化装置。

(付記14) 前記選択された暗号化部の前記非線形変換手段は、固定テーブルに従って前記非線形変換手段の入力を非線形変換するものである、付記10に記載の暗号化装置。

(付記15) 前記複数の暗号化部の各々は複数の暗号化段を含んでおり、

前記複数の暗号化段の各々は、その段の、鍵と固定値の排他的論理和と入力の 排他的論理和をとる排他的論理和手段と、固定テーブルに従って入力を非線形変 換する非線形変換手段とを含むものである、付記10に記載の暗号化装置。

(付記16) 乱数を発生する乱数発生器手段と複数の暗号化段とを具えた暗号 化装置であって、

前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1 の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されて おり、

前記非線形変換手段は、q個の固定値(ここでqは整数である)と、前記乱数に従って前記q個の固定値の中の1つを選択する選択器と、前記選択された固定値と鍵の排他的論理和と入力の排他的論理和をとる別の排他的論理和手段と、を有するものである、

暗号化装置。

(付記17) 前記非線形変換手段は、さらに、前記非線形変換手段の内部に、固定テーブルに従って入力を非線形変換する複数の非線形変換手段と、前記複数の非線形変換手段の中の1つのを選択する選択器とを有するものである、付記16に記載の暗号化装置。

(付記18) 前記複数の暗号化段のそれぞれの前記非線形変換手段の固定テーブルは同じである、付記17に記載の暗号化装置。

(付記19) 前記複数の暗号化段における連続する複数の段においてマスクを キャンセルする、付記16に記載の暗号化装置。

(付記20) 前記複数の暗号化段において前記複数の暗号化段の数より少ない数の暗号化段においてマスクが行われる、付記16に記載の暗号化装置。

(付記21) 乱数を発生する乱数発生器手段と複数の暗号化段とを具えた暗号 化装置であって、

前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1 の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されて おり、

前記非線形変換手段は、内部に、前記乱数に従って、固定テーブルに従って入力を非線形変換する非線形変換手段を有するものである、 暗号化装置。

(付記22) 乱数を発生する乱数発生器手段と、

並列に結合された複数の暗号化部と、

前記乱数に従って前記複数の暗号化部の中の1つを選択する選択器と、 を具え、

前記複数の暗号化部の各々は複数の暗号化段を有し、

前記複数の暗号化段の各々は、入力を非線形変換する非線形変換手段と、第1 の入力と第2の入力の排他的論理和をとる排他的論理和手段と、を含み、

前記排他的論理和手段の第2の入力は前記非線形変換手段の出力に結合されているものである、

暗号化装置。

(付記23) 前記非線形変換手段は、固定値と鍵の排他的論理和と入力の排他的論理和をとる別の排他的論理和手段と、前記非線形変換手段の内部に、固定テーブルに従って入力を非線形変換する非線形変換手段と、を有するものである、付記22に記載の暗号化装置。

(付記 2 4) マスクされる前の固定テーブルを S_j [x] とし、マスクされた j番目のテーブルを S_j [x XOR $c_{i,j}$] XOR $d_{i,j}$ (j=0, 1, ・・・,7) としたときに、($d_{0,j}$ XOR $d_{1,j}$) \bigvee ($d_{1,j}$ XOR $d_{2,j}$) \bigvee ・・・ \bigvee ($d_{q-2,j}$ XOR $d_{q-2,j}$) = (1111) 2 である、付記 2 2 に記載の暗号化装置。

(付記25) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、

乱数に従って q 個の固定値の中の 1 つを選択するステップ (ここで q は整数である)と、

前記選択された固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、

前記乱数に従って q 組のマスクされた固定テーブルの中の 1 組を選択するステップと、

前記選択された1組の固定テーブルに従って入力値を非線形変換するステップと、

を実行させる、プログラム。

(付記26) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、

乱数に従って複数の暗号化手順の中の1つを選択するステップと、

前記選択された暗号化手順に従って、入力値を暗号化して出力するステップと

を実行させ、

前記暗号化するステップは、

固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、

特2001-178407

1組の固定テーブルに従って入力値を非線形変換するステップと、を含むものである、

プログラム。

(付記27) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、

入力値を非線形変換して出力を供給するステップと、

第1の入力値と前記出力である第2の入力値の排他的論理和をとるステップと

を実行させ、

前記非線形変換するステップは、

乱数に従って q 個の固定値の中の 1 つを選択するステップ (ここで q は整数である)と、

前記選択された固定値と鍵の排他的論理和と入力値の排他的論理和をとるステップと、

前記乱数に関連付けられた固定テーブルに従って入力値を非線形変換するステップと、を含むものである、

プログラム。

(付記28) 暗号化装置において用いるための記憶媒体に格納されたプログラムであって、

乱数に従って複数の暗号化手順の中の1つを選択するステップと、

前記選択された暗号化手順に従って、入力値を暗号化して出力を供給するステップと、

を実行させ、

前記暗号化するステップは、

入力値を非線形変換して出力を供給するステップと、

第1の入力値と前記出力である第2の入力値の排他的論理和をとるステップと、を含むものである、

プログラム。

[0131]

【発明の効果】

本発明は、上述の特徴によって、共通鍵暗号を行う暗号プロセッサに対する効率的な暗号解読防止を実現でき、秘密鍵の推定を困難にし、暗号プロセッサの安全性を高めることができるという効果を奏する。

【図面の簡単な説明】

【図1】

図1は、図1はスマートカードにおける共通秘密鍵を用いた暗号化の例を示している。

【図2】

図2は、典型的な共通鍵暗号で用いられる鍵XORを示している。

【図3】

図3は、典型的な共通鍵暗号で用いられる線形変換を示している。

【図4】

図4は、典型的な共通鍵暗号で用いられる非線形変換を示している。

【図5】

図5は、縦続接続の形の鍵XOR演算(図2)と非線形変換(図4)の組合せである暗号化の例を示している。

【図6】

図6は、図5における任意の非線形変換要素wiに関係する構成要素を示している。

【図7】

図7(A)および(B)は、暗号化プロセッサがその入力平文に応答して消費する電力消費の時間変化を表す電力消費曲線を示している。図7(C)はスパイクを有する電力消費曲線の差分を示している。図7(D)はスパイクのない電力消費曲線の差分を示している。

【図8】

図8は、図4の暗号化器の前後に2つの線形変換を追加した構成を有する暗号化器を示している。

【図9】

図9は、図4の暗号化器における電力消費曲線の測定対象点A、BおよびCを 示している。

【図10】

図10は、乱数マスク値法による処理の概要図を示している。

【図11】

図11は、乱数マスク値法による鍵XORを示している。

【図12】

図12は、乱数マスク値法による線形関数を示している。

【図13】

図13は、乱数マスク値法による非線形関数を示している。

【図14】

図14は、DPA対策のない通常のN段ラインデール処理の全体的構成を示している。

【図15】

図15は、ラインデール法の秘密鍵Ksecから拡大鍵 K_0 、 K_1 、・・・、 K_N を生成する拡大鍵生成器を示している。

【図16】

図16は、サブバイト処理Subbyteの構成を示している。

【図17】

図17は、シフトShiftの構成を示している。

【図18】

図18は、ミクストコラム処理Mixedcolumnの構成を示している。

【図19】

図19は、図14の通常のN段ラインデール法に対して、乱数マスク値法を適用したN段ラインデール法を示している。

【図20】

図20は、図19の16個のSboxで使用されるNewSboxを示している。

【図21】

特2001-178407

図21は、本発明による第1のタイプの暗号化装置の概略的構成を示している

【図22】

図22は、図21における鍵XORの構成を示している。

【図23】

図23は、図21における非線形変換の構成を示している。

【図24】

図24は、本発明による第2のタイプの暗号化装置の概略的構成を示している

【図25】

図25は、図24における鍵XORの構成を示している。

【図26】

図26は、図24における非線形変換の構成を示している。

【図27】

図27は、図21の第1のタイプの暗号化装置の一例を示している。

【図28】

図28は、図27におけるSubbyteの構成を示している。

【図29】

図29は、図21の第1のタイプの暗号化装置の別の例を示している。

【図30】

図30は、図29におけるSubbyteの構成を示している。

【図31】

図31は、図24の第2のタイプの暗号化装置の一例を示している。

【図32】

図32は、通常のDESの構成を示している。

【図33】

図33は、図29の固定マスク値法をフェイステル型のDESに適用した構成を示している。

【図34】

特2001-178407

図34は、図31の固定マスク値法をフェイステル型のDESに適用した構成を示している。

【図35】

図35は、フェイステル型暗号化装置における暗号における段の間のマスクの 伝播を示している。

【図36】


図36は、フェイステル型暗号化装置におけるマスク発生からマスク値キャン セルまでの経路を示している。

【符号の説明】


- 100 暗号化措置
- 101 暗号化処理部
- 103 乱数発生器
- 104、105 切換器
- 106、107 論理XOR
- 200 暗号化装置
- 203 乱数発生器
- 208~209 暗号化処理部
- 204、205 論理XOR
- 211、213 切換器
- 300 暗号化装置
- 310 第i段の処理
- 311 第N-1段の処理
- 303 乱数発生器
- 305、329、339、379、399 切換器
- 302、331、333、371、373、383 OXR(排他的論理和)
- 334 Subbyte
- 335 Shift
- 336 Mixedcolumn

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】





【図6】




【図7】












【図8】




【図9】



【図10】




【図11】





乱数値マスク法における鍵 XOR

【図12】




【図13】






【図14】




通常の Rijndael 処理

【図15】




Rijndael における拡大鍵の生成


【図16】




【図17】




【図18】



【図19】




【図20】




Sboxgen: $S_{i,j}(x)$ =S(x \oplus Rin $_{i,j})$ \oplus Rout $_{i,j}$ を満たすSbox, $S_{i,j}$ の生成 NewSbox


【図21】



【図22】




【図23】




非線形変換


【図24】



【図25】




【図26】




非線形変換


【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




DES の構成




【図33】



【図34】




【図35】



Feistel 型のマスクの伝播

【図36】



Feistel 型暗号化装置における マスク値の発生からキャンセルまでの経路

特2001-178407

【書類名】

要約書

【要約】

【課題】 固定値を用いてマスクを行うことによって処理速度の向上と必要なRAM領域の削減を実現する。

【解決手段】 暗号化装置(300)は、乱数を発生する乱数発生器手段と、乱数に従って q 個の固定値の中の1つを選択する第1の選択器(329)と、乱数に従って q 組の固定テーブルの中の1組を選択する選択器(339)と、を具えている。排他的論理和手段(333)は、固定値と鍵の排他的論理和と入力の排他的論理和をとる。非線形変換手段(334)は、1組の固定テーブルに従って非線形変換を行う。別の暗号化装置(500)は、並列に結合された複数の暗号化部(511、513)と、乱数に従ってその複数の暗号化部の中の1つを選択する選択器(502)と、を具えている。

【選択図】

図27

認定・付加情報

特許出願の番号

特願2001-178407

受付番号

50100852102

書類名

特許願

担当官

第七担当上席

0096

作成日

平成13年 6月14日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005223

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号

【氏名又は名称】

富士通株式会社

【代理人】

申請人

【識別番号】

100062993

【住所又は居所】

兵庫県明石市大明石町1丁目7番4号 白菊グラ

ンドビル6階 欧和特許事務所

【氏名又は名称】

田中 浩

【選任した代理人】

【識別番号】

100090310

【住所又は居所】

兵庫県明石市大明石町1丁目7番4号 白菊グラ

ンドビル6階 欧和特許事務所

【氏名又は名称】

木村 正俊

【選任した代理人】

【識別番号】

100105360

【住所又は居所】

兵庫県明石市大明石町1丁目7番4号 白菊グラ

ンドビル6階 欧和特許事務所

【氏名又は名称】

川上 光治

特2001-178407

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社